- 相关推荐
物理系毕业论文开题报告
开题报告是对学生位论文选题工作的论证和审核，是高校生培养与管理的重要环节，以下是小编收集整理的物理系毕业论文开题报告，欢迎阅读参考。
题 目：电池容量测试的设计
一、 课题的目的意义：
电池容量测试仪是测量电池电量不可缺少的测量仪器，是电池电量的控制系统，是决定电池使用寿命的关键设备，随着现代电车、手机和相关电子设备的快速发展，这样就需要一个稳定测量系统。
二、 文献综述(分析国内外研究现状、提出问题，找到研究课题的切入点，附主要参考文献，约2000字)：
由于大规模和超大规模数字集成电路技术、数据通信技术与单片机技术的结合，数字频率计发展进入了智能化和微型化的新阶段。其功能进一步扩大，除了测量频率、频率比、周期、时间、相位、相位差等基本功能外，还具有自捡、自校、自诊断、数理统计、计算方均根值、数据存储和数据通信等功能。此外，还能测量电压、电流、阻抗、功率和波形等。
从国内外研究现状来看，数字频率计的主要实现方法有直接式、锁相式、直接数字式三种。直接式的优点是速度快、相位噪声低，但结构复杂、杂散多，一般只应用在地面雷达中。锁相式的优点是相位同步自动控制，制作频率高，功耗低，容易实现系列化、小型化、模块化和工程化。直接数字式的优点电路稳定、精度高、容易实现系列化、小型化、模块化和工程化。
随着单片锁相式数字频率计的发展，锁相式和数字式容易实现系列化、小型化、模块化和工程化，性能也越来越好，已逐步成为两种最为典型，用处最为广泛的数字频率计。
数字频率计可用纯硬件实现法(可选的器件有通用的SSI/MSI/LSI集成电路、专用集成电路、可编程逻辑器件等);也可用纯软件实现法(可选的平台有PC机、单片机、 DSP器件等);一般考虑用软硬件相结合的实现法，但是实现的频率精度可能没有纯硬件实现的精确高，所以考虑用纯硬件来实现。
数字频率计是数字电路中的一个典型应用，随着CPLD/FPGA(复杂可编程逻辑器件/现场可编程门阵列)的广泛应用，以EDA工具作为开发手段，运用Verilog HDL语言。将使整个系统大大简化。提高整体的性能和可靠性。用基于Verilog HDL语言设计数字频率计：数字频率计是数字电路中的一个典型应用，随着CPLD/FPGA(复杂可编程逻辑器件/现场可编程门阵列)的广泛应用，以EDA工具作为开发手段，运用Verilog HDL语言。将使整个系统大大简化。提高整体的性能和可靠性。用Verilog HDL语言在CPLD/FPGA器件上实现一种32 b数字频率计测频系统，能够用LCD12864显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。
基于高速串行BCD码除法的数字频率计：采用Verilog HDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和LCD12864显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
参考文献
[1] 吴戈.Verilog HDL与数字系统设计[M].北京:人民邮电出版社.2009,2.
[2] 李国丽.EDA与数字系统设计[M].北京:机械工业出版社.2009,1.
[3] 夏宇闻.Verilog HDL数字设计教程[M].北京:北京航空航天大学出版社.2008,6.
[4] 叶淦华.FPGA嵌入式应用系统开发典型实例[M].西安:中国电力出版社.2005.
[5] 王永良.基于FPGA的同步测周期高精度数字频率计的设计[J].电子设计应用，2004, (12):74-76.
[6] 兰吉昌.单片机C51完全学习手册[M].北京:化学工业出版社.2008,10.
[7] 唐继贤.51单片机工程应用实例[M].北京:北京航空航天大学出版社.2009,1.
[8] 吴海明.基于单片机与FPGA的等精度频率计[J].兵工自动化.2009,3.
[9] 李丽娟.基于CPLD/FPGA的等精度频率计设计[J].工业控制计算机，2008,8.
[10] 刘勉.基于FPGA的频率计设计与实现[J].信息技术.2009,12.
[11] Steve kilts.Advanced FPGA Design:Architechture，Implementation，and Optimization [M].北京：机械工业出版社.2009,2.
[12] 潘松，黄继业，陈龙.EDA技术与Verilog HDL[M].北京：清华大学出版社.2010,4.
[13] Janice Mazidi .8051 Microcontroller and Embedded Systems[M].Prentice Hall,1999 66-67.
[14] Clive max Maxfiled .The Designed Warrior’s Guide to FPGAs[M].Newnes,2004 6.
[15] Ed Logue.MCU bullish on growth[J].The Daily Telegraph.2007:63-72.
三、课题研究的内容、方法和预期目标：
研究内容：
叙述了课题的研究背景，简单介绍了当前数字频率计的实现形式和发展情况以及Quartus II软件开发环境及51开发软件keil。然后主要是数字频率计的理论研究。从原理上理解、分析、研究数字频率计，并做了仿真。结合课题的要求做数字频率计设计与研究。
研究方法：利用Quartus II开发环境利用Verilog HDL硬件描述语言对FPGA的各个模块进行设计，利用keil软件对8051 IP Core进行编程，对频率计进行设计仿真研究。
预期目标：
1.研究数字频率计的基本理论、实现方法。通过学习数字频率计的结构、设计理论，掌握各种数字频率计的原理和特性，为设计实现数字频率计奠定理论基础。
2. 研究FPGA及51单片机的结构以及使用方法。熟悉Quartus II软件及keil软件的开发环境，了解单片机的使用技巧。
3. 在Quartus II9.0环境下设计各种数字系统，并研究各种数字系统的设计方法，主要是32位计数器和锁存器，以及在FPGA中嵌入8051 IP Core的实现及编程方法。
4. 通过Quartus II9.0软件设计，运用所设计的各个模块的数字电路进行系统组装。编译后并下载到FPGA芯片中，各个模块进行测试，归纳总结数字系统的设计方法与理论。
5.整机调试，观察整机系统工作的协调性级稳定性，以及误差分析。
四、 所需仪器设备、材料情况：
计算机，与论文有关的期刊、文献、实验箱。
序号 起止日期 工作内容 阶段成果
五、课题分阶段的进度计划
1 20XX.9.2-9.30 查阅、搜集资料，研究搜集的资料; 资料搜集齐全
2 20XX.10.1-12.30 撰写开题报告论文开题; 完成开题报告
3 20XX.3.2-3.28 全面细致的研读，精选资料，撰写论文提纲和文体框架; 完成提纲和框架
4 3.29-4.18 丰富论文内容，完成论文初稿; 完成论文初稿
5 4.19-4.25 毕业论文中期检查 完成检查总结
6 4.26-5.9 修改论文，并撰写读书笔记; 按期完成
7 5.10-5.23 进一步改进和修改论文，定稿打印; 论文定稿上交
8 5.24-6.6 进一步完善论文的细节，并准备论文答辩; 完成答辩提纲
9 6.7-6.18 提交毕业论文的所有资料，准备进行答辩; 顺利答辩
【物理系毕业论文开题报告】相关文章：
开题报告 毕业论文03-06
毕业论文开题报告06-17
毕业论文开题报告10-19
毕业论文开题报告07-02
毕业论文开题报告精选03-20
毕业论文开题报告范文11-15
毕业论文开题报告范文06-01
药学毕业论文开题报告04-01
硕士毕业论文开题报告02-14
毕业论文开题报告的范本03-26